Isi kandungan:
Definisi - Apakah maksud Gate Logik?
Pintu logik adalah pelbagai suis kawalan elektronik yang melaksanakan proses logik Boolean. Proses ini terdiri daripada operasi logik pada satu atau lebih input logik yang menghasilkan output logik bersendirian.
Gerbang logik terdiri daripada perintang dan transistor, atau diod. Mereka boleh melakukan operasi mudah atau sangat kompleks dengan menyertai pelbagai pintu logik. Bilangan maksimum pintu masuk logik adalah terhad kepada saiz litar bersepadu (IC) dibahagikan dengan saiz pintu logik. Umumnya, transistor kecil menghasilkan unit pemprosesan pusat (CPU) yang lebih cepat dan sistem yang lebih kompleks. Bagaimanapun, apabila teknologi IC bertambah baik, pintu masuk logik yang lebih sedikit diperlukan.
Techopedia menerangkan Gerbang Logik
Litar bersepadu mungkin termasuk beberapa atau jutaan pintu logik, seperti mikropemproses. Majoriti pintu logik mempunyai dua input dan satu output. Input dan output sama ada dalam keadaan sifar atau satu, bergantung kepada voltan. Sifar, atau negeri yang rendah, adalah kira-kira sifar volt dan satu, atau negeri yang tinggi, adalah sekitar +5 volt.
Setiap pintu masuk logik mempunyai dua input - A dan B - tidak termasuk TIDAK. Setiap masukan mungkin mempunyai nilai sifar, yang salah, atau nilai satu, yang benar. Output adalah satu nilai sifar atau satu, bergantung pada logik. Jadual kebenaran pintu logik adalah seperti berikut:
- DAN: Benar jika A dan B sama-sama benar
- ATAU: Benar jika A atau B adalah benar
- XOR: Benar jika samada A atau B adalah benar, palsu jika kedua-duanya adalah benar
- TIDAK: Terbalik; palsu jika input benar, benar jika input palsu
- NAND: DAN diikuti oleh TIDAK; palsu jika kedua-dua A dan B adalah benar
- NOR: ATAU diikuti oleh TIDAK; benar jika kedua-dua A dan B palsu
- XNOR: XOR diikuti oleh TIDAK; benar jika A dan B sama ada benar atau kedua-duanya palsu
Oleh kerana pintu logik adalah fizikal, sifat tidak boleh diartikulasikan dalam jadual kebenaran, seperti kelewatan pintu. Kelewatan pintu adalah jumlah masa untuk output berubah sementara perubahan input. Kali ini bukan sifar; oleh itu, sedikit masa berlalu sebelum hasil dihasilkan.
